ترجمه طلایی زمان­بندی اسلک آگاه در آرایه­ های دانه درشتِپیکربندی مجدد

زمان­بندی اسلک آگاه در آرایه­ های دانه درشتِپیکربندی مجدد

چکیده

آرایه­های دانه درشتِ پیکربندی مجدد (CGRA ها) معماری نویدبخشی هستند که انعطاف­پذیری و بازدهرا به همراه یکدیگر دارند. به دلیلِ اجرای موازی و توپولوژی پراکنده­یاتصال داخلی در این معماری­ها، ابداع روش­شناسیِ کارآمد برای نگاشت اپلیکیشن­ها بر رویCGRA ها کاری دشوار است. در این مقاله، چارچوب زمان­بندی را پیشنهاد می­کنیم که قادر به نگاشت موثرِ عملیات بر رویمعماری­هایCGRA است. این چارچوب تأخیرهای متفاوتِ عملیات گوناگون را کهیک معماری باپیکربندی مجددقادر است تا همیشه در زمان اجرا مشخص کند برای مسیریابی داده­ها به صورت کارآمد در نظر می­گیرد. این قابلیت را «اسلک آگاه» می­خوانیم. شواهد تجربی مزایای زمان­بندی اسلک آگاه را در آرایه­های دانه درشتی پیکربندی مجدد نشان می­دهد. زمان­بندی اسلک آگاه در قیاس با پیشرفته­ترین روش­های زمان­بندی، اپلیکیشن­های پیچیده­تری را برای اندازۀ مش معین نگاشت می­کند و به زمان­بندی­های موثرتری دست می­یابد.

Slack-aware Scheduling on Coarse Grained Reconfigurable Arrays

Abstract—Coarse Grained Reconfigurable Arrays (CGRAs) are a promisingclass of architectures conjugating flexibility and efficiency. Devising effective methodologies to map applications onto CGRAs is a challenging task, due to their parallel execution paradigm and sparse interconnection topology. In this paper we present a scheduling framework that is able to efficiently map operations on CGRA architectures. It leverages differences in delays of various operations, which a reconfigurable architecture always exhibits at run-time, to effectively route data. We call this ability “slack-awareness”. Experimental evidence showcases the benefit of slack-aware scheduling in a coarse-grained reconfigurable environment, as more complex applications can be mapped for a given mesh size and more efficient schedules can be achieved, compared to the state of the art methods.
I. INTRODUCTION

1. مقدمه

نگاشت اپلیکیشن بر رویCGRA ها کاری پیچیده است، و راهبردهای بسیاری برای این کار پیشنهاد شده است. با این حال، تمام مطالعات پیشین زمان را گسسته در نظر می­گیرند، و فرض می­کنند که هر عملیاتی که در کاشی CGRA انجام می­شود سیکل ساعت کاملی می­برد. دستاورد تحقیق­مان برای این حوزۀ تحقیقاتی آن است کهبجای استفاده از اسلک، اختلاف بین دورۀ زمانی ساعت و مسیر حیاتی اجرای عملیاترا برای محاسبۀ زنجیره و مسیریابی به صورت همزمان استفاده می­کنیم.

تحقیقات پیشین استفاده از اسلک را در سنتز سطح بالا مطالعه کرده­اند، که معمولاً در جای­گذاری و مسیریابی FPGA استفاده می­شود، اما زمان­بندهایCGRA پیشرفته از کاربرد اسلک غفلت کرده­اند.